? 10nm、7nm、5nm……隨著芯片制程節點越來越先進，研發生產成本持續走高，而良率日益下降，物理瓶頸正拖累摩爾定律的腳步。
? 像搭樂高積木一樣的小芯片（Chiplet）正成為AMD、英特爾、臺積電、Marvell、Cadence等芯片巨頭為摩爾定律續命的共同選擇之一。
? 以前芯片由多個IP核心集成后統一封裝成單片芯片，而小芯片方法可將來自不同公司設計和封裝的小芯片組合在一起，從而構建更為高效和經濟的芯片系統。
? 這種新型設計方法不僅能大大簡化芯片設計復雜度，還能有效降低設計和生產成本。? 知名市場研究機構Omdia預測，小芯片將在2024年全球市場規模擴大到58億美元，較2018年的6.45億美元增長9倍。而長遠來看，2035年小芯片市場規模有望增至570億美元。
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?▲2018-2024年全球小芯片市場收入
? 圍繞小芯片的新戰事，正在將芯片性能進化引向更具經濟效益的未來。
01
續命摩爾定律！小芯片時代來了
? 55年前，被推崇為芯片界“圣經”的摩爾定律預言：當價格不變時，集成電路上可容納的晶體管數量每隔18-24個月會增加一倍，性能也隨之提升一倍。
? 當年摩爾定律的出現設定了極為關鍵的技術發展節奏基準，催化了科技市場欣欣向榮，為整個IT行業帶來了難以估量的經濟價值。? 使用先進節點的好處很多，晶體管密度更大、占用空間更少、性能更高、功率更低，但挑戰也越來越難以克服。? 極小尺寸下，芯片物理瓶頸越來越難以克服。尤其在近幾年，先進節點走向10nm、7nm、5nm，問題就不再只是物理障礙了，節點越進化，微縮成本越高，能扛住經濟負擔的設計公司越來越少。? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?▲隨著制程節點進化，芯片成本快速增長? 根據公開報道，28nm節點設計成本約為5000萬美元，而到5nm節點，設計總成本已經飆高到逾5億美元，相當于逾35億人民幣。
? 而守住摩爾定律，關乎利潤最大化，如果研發和生產成本降不下來，那么對于芯片巨頭和初創公司來說都將是糟糕的經濟負擔。? 幸運的是，每當摩爾定律被唱衰將走到盡頭，總會激發出科學家和工程師們創新構想，提出力挽狂瀾的突破性技術，將看似走向終結的摩爾定律一再推向遠方。? 基于小芯片的模塊化設計，正是其中解決成本問題的一個極為關鍵的構想。
02
小芯片的三大價值：開發快、成本低、功能多
? 當前芯片設計模式常從不同IP供應商購買軟核IP或硬核IP，再結合自研模塊集合成一個片上系統（SoC），然后以某個制造工藝節點生產出芯片。
? 而小芯片通過先進封裝技術，能將多種不同架構、不同工藝節點、甚至來自不同代工廠的專用硅塊或IP塊集成在一起，可以跳過流片，快速定制出一個能滿足多種功能需求的超級芯片產品。▲由中介層上多個小芯片組成的小芯片系統（來源：Cadence）? 相比單片芯片，小芯片帶來的好處是多重的。
? 在服務器等計算系統中，電源和性能由CPU核心和緩存支配。通過將內存與I/O接口組合到一個單片I/O芯片上，可減少內存與I/O間的瓶頸延遲，進而幫助提高性能。? 因為小芯片是由不同的芯片模塊組合而成，設計者可在特定設計部分選用最先進的技術，在其他部分選用更成熟、廉價的技術，從而節省整體成本。? 例如，AMD第二代EPYC服務器處理器Ryzen采用小芯片設計，將更先進的臺積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。? 這帶來的好處是，7nm制程部分的芯片面積大幅縮減，而采用更成熟制程的I/O模塊有助于整體良率的提升，進一步降低晶圓代工成本。綜合來看，CPU核心越多，小芯片組合的成本優勢越明顯。? 一方面，小芯片方案具備良好的可擴展性。例如構建了一個基本die后，可能只用一個die可應用于筆記本電腦，兩個可應用于臺式機，四個可應用于服務器。? ?另一方面，小芯片可以充當異構處理器，將GPU、安全引擎、AI加速器、物聯網控制器等不同處理元素按任意數量組合在一起，為各類應用需求提供更豐富的加速選擇。
? 隨著小芯片的優勢逐漸顯露，它正被微處理器、SoC、GPU和可編程邏輯設備（PLD）等更先進和高度集成的半導體設備采用。
??根據研究機構Omida統計，微處理器是小芯片最大的細分市場，支持小芯片的微處理器市場份額預計從2018年的4.52億美元增長到2024年的24億美元。
??同時，計算領域將成為小芯片的主要應用市場，今年有望占據小芯片總收入的96%。
03
六年跋涉，從各自為營到走向標準化??
? 芯片巨頭們對風向的變化尤為警覺，沒有誰想從神壇上跌落。在守著最先進設計和制造技術的同時，他們必須為自己提前探好新的可行之徑。
? 也正因為如此，英特爾、AMD等芯片領軍企業不僅成為最早的小芯片采用者和倡導者，也是推動小芯片標準化工作的核心貢獻者。? 早在2014年，華為海思與臺積電曾合作秀出一款采用臺積電CoWoS技術的網絡芯片，將16nm 32核Arm Cortex-A57與28nm邏輯和I/O芯片組合在一起，在相同功耗下速度較28nm HPM提升40%。? 2016年，Marvell和Kandou Bus宣布一項協議，Marvell采用了Kandou Glasswing IP作為芯片到芯片的接口，將多個芯片相連接。? 美國國防部高級研究計劃局（DAPRA）則在2017年8月啟動“通用異構集成及IP復用策略（CHIPS）”項目，這是DAPRA總投資15億美元的“電子復興計劃（ERI）”中的一部分，意在促成一個兼容、模塊化、可重復利用的小芯片生態系統。?這些小芯片能將各種類型的第三方芯片像堆積木一樣快速混搭成一個系統，實現數據存儲、信號處理、數據處理等豐富的功能，還能將電路板整體尺寸縮小到常規芯片大小，從而提高能效。
? 理想狀態下，借助小芯片方法，芯片設計公司只需專注于自己擅長的IP，而不必擔心其余IP，既有助于提升核心創新能力，又經由多種IP設計分攤了研發成本。
? DAPRA向英特爾、美康、Cadence、思諾思科技等芯片企業以及一些大型軍工企業、高校科研團隊伸出橄欖枝，邀請他們作為項目的主承包方。? 作為CHIPS項目的核心成員之一，英特爾推出高級接口總線（AIB），作為chiplet架構的免版稅die-to-die接口標準。? 例如，英特爾的Stratix 10、Agilex FPGA均使用相同的AIB接口來集成多種不同的小芯片。在CHIPS項目的支持下，許多不同企業及高校正在用AIB打造小芯片系統。? 英特爾也是開放計算項目開放特定域架構 （OCP ODSA）基金會的成員，該基金會正在促進標準和技術的發展，以幫助實現高級封裝策略。
? 英特爾將其服務器處理器、FPGA、PC芯片等作為小芯片技術的商業試煉場，AMD亦將小芯片用在了服務器和客戶端CPU中。
? 2017年，AMD在其Zen 2架構中用小芯片來開發Epyc服務器處理器Naples，隨后又在次年推出的企業級EPYC處理器Rome中支持8個小芯片，最多支持64個核心。
? AMD在2019年推出的Zen 2處理器系列，單核性能首次超過英特爾。
04
粘連小芯片的關鍵“膠水”
? 具體打造小芯片系統的過程，可就不像搭樂高積木那么簡單了。
? 如何選擇不同小芯片的設計方案、怎樣實現小芯片間的連接等一系列權衡均會影響最終的處理速度、功耗和成本。? 其中，為了達到接近或媲美單片芯片的性能需求，承擔著“拼接”、“組裝”功能的先進封裝和互連技術尤為重要。? 高帶寬互連技術則在小芯片之間搭建了一條條“高速公路”，而2.5D、3D先進封裝技術能大幅縮減芯片尺寸，提供更優化的復雜芯片集成方案。? 這些技術的持續演進，正為小芯片的興起提供關鍵的技術支柱。
1、AMD：Infinity Fabric與X3D
? AMD從第一代Zen架構處理器開始引入了自研芯片內、外部互連技術Infinity Fabric（IF）。
? 該技術集數據傳輸與控制于一體，由用于傳輸數據的Infinity Scalable Data Fabric（SDF）和負責控制的Infinity Scalable Control Fabric（SCF）兩部分組成。? IF總線可根據不同SoC優化配置，不僅能實現多個小芯片間的高速互連，也能實現服務器中多個CPU插槽間的高速互連，第二代IF總線還能提供CPU到GPU的連接，不過CPU到GPU的連接仍然基于PCIe。▲AMD先進封裝技術進化歷程
? 在今年的財務分析師會議上，AMD透露了將于今年年底發布的Zen 3架構處理器中，IF總線將升級到第三代，可實現CPU與GPU之間的內存一致性，通過減少數據移動進一步提升性能并減低延遲。? 下一代IF被稱為Infinity Architecture，總線帶寬是PCIe 4.0的兩倍，最多支持8個GPU芯片的連接，而且還支持CPU到GPU的連接，預計這將給未來的APU帶來更大的性能提升。? 按照AMD的路徑規劃，首批Zen 3架構處理器將率先用于EPYC服務器處理器中，之后再用于桌面處理器。? 在此前的Zen架構上，AMD已嘗試過多種MCM（Multi-chip module）封裝。? 據悉，AMD計劃在未來的產品中引入一種結合2.5D和3D堆疊的新封裝技術X3D，具體詳情尚未透露，預計會現身于Zen 4處理器。? 英特爾的高級封裝產品包括2.5D EMIB、3D堆疊Foveros以及兩者組合而成的Co-EMIB。? 嵌入式多互連橋（EMIB）可以被看作將兩個小芯片連接在一起的高密度橋梁，在二維平面上實現Die-to-die的互連。? 它是一塊非常薄的硅中介層，微型凸點密度遠高于標準封裝基板。使用EMIB，可以準確在所需位置使用高密度互連，在其他位置用標準封裝基板互連，這樣就可以節約一定成本。
▲英特爾EMIB技術
? （1）移動PC處理器Kaby Lake-G：用EMIB集成AMD Radeon GPU和HBM，然后在封裝內用PCIe來集成GPU和英特爾CPU，從而實現更緊密地協作和更小的尺寸。? （2）Stratix 10 FPGA：中央FPGA周圍有6個小芯片，包括4個高速收發器小芯片和2個高帶寬存儲小芯片。英特爾在示例中集成了來自3個不同代工廠的6個不同技術節點。? 截至今年1月，英特爾已經出貨了200萬個基于EMIB封裝的芯片。隨著該技術日益普及，其應用范圍將覆蓋至PC、服務器、5G芯片、GPU顯卡等。? 除了EMIB外，英特爾還研發了3D封裝技術Foveros，通過硅通孔（TSV），能像蓋房子一樣將邏輯芯片模塊層層堆疊，不僅將不同IP模塊有機結合，還節省了芯片空間，并保證功耗不會顯著增加。
▲Lakefield內部架構
? 去年1月，英特爾發布Lakefield移動處理器產品，它有兩個有意思的技術要點，一是有具有不同內核的big.little混合體系架構，另一個即是小芯片設計。? 在Lakefield中，計算晶片（Compute die）負責計算處理，采用最先進的10nm、7nm、5nm工藝；基礎晶片（Base die）主要實現I/O功能，性能相對不敏感，可采用22nm等成熟制程工藝。? 為了適應更輕薄的物聯網、邊緣計算等場景，英特爾推出的Co-EMIB將EMIB的橫向拼接能力和Foveros的縱向疊加能力相結合，通過EMIB連接多個3D Foveros芯片，制造出比單片芯片更大的靈活可擴展芯片設計，同時能實現近乎于SoC級高度整合的低功耗、高帶寬、高性能表現。? 在此基礎上，英特爾提出全方位互連（ODI）微縮技術，頂部芯片可像EMIB一樣實現小芯片之間的水平通信，也可以像Foveros一樣通過硅通孔（TSV）與底層裸片進行垂直通信，從而實現以前3D堆疊無法達到的性能。? 3、臺積電：LIPINCON、CoWoS、SoIC? 2019年6月，臺積電在日本舉辦的超大規模集成電路研討會（VLSI Symposium）期間展示了一顆自研7nm小芯片This。
? This尺寸為4.4x6.2mm，采用CoWoS晶圓基底封裝和雙芯片結構，一個芯片內建4個Cortex A72核心，另一個內建6MiB三緩。同時，臺積電還開發了稱之為LIPINCON互連技術，信號數據速率8GT/s。? Chip-on-Wafer-on-Substrate（CoWoS）是臺積電設計的基于2.5D晶圓級多芯片封裝技術，各芯片通過硅中介層上的微型凸塊結合在一起，形成晶圓上芯片（CoW），然后將CoW減薄，露出TSV通孔。
▲臺積電CoWoS
? CoWoS和InFO均為2.5D封裝技術，前者側重于高端市場，連線數量偏多，后者針對高性價比市場，連線數量相對較少。
? 基于CoWoS與多晶圓堆疊（WoW，Wafer on wafer）技術，臺積電研發了新一代3D封裝技術SoIC，可將不同尺寸、制程工藝及材料的小芯片組合。? 相較傳統3D封裝技術，SoIC的凸塊密度和傳輸成本更高，功耗更低，且能通過與CoWoS或InFO技術整合其他芯片，打造3D x 3D系統級解決方案。? 在今年的IEEE固態電路會議（ISSCC）上，法國研究機構CEA-Letu用6個16核小芯片創造了一個96核處理器，算力達到220 GOPS，功率為156mW。? 硅中介層和嵌入式硅橋是滿足數據速率和延遲需求的關鍵技術。此前常用于小芯片集成的大規模中介層技術有2.5D無源中介層、有機襯底和硅橋等。
? 這些技術普遍存在的缺點是不能實現靈活的遠距離小芯片間通信，因而難以連接更多小芯片。它們還難以實現異構小芯片的平滑集成和低擴展功能的輕松集成。? 對此，CEA-Leti引入了有源中介層（active interposer）技術和3D堆疊技術來克服這些限制，以實現大規模計算系統的設計。? 該芯片將6個采用意法半導體28nm FDSOI制造工藝的小芯片堆疊在一個到200mm2的有源中介層上，該中介層將直通硅通孔（TSV）嵌入到65nm技術節點。
▲CEA-Leti芯片顯微照片、3D截面、封裝和技術功能
? 每個小芯片包含16個MIPS32v1核心，有源中介層集成了開關電容器穩壓電路、靈活的分布式互聯和將內核的片上存儲器各個部分連接在一起的網絡，可提供節能的多核計算架構。? 整個系統架構在所有小芯片計算區塊之間提供了完全可擴展的分布式緩存一致性架構，這些架構通過活動中介層互連。該架構允許通過緩存層次結構輕松部署軟件，從而實現高達512核的完整系統可擴展性。? CEA-Leti的科學總監Pascal Vivet認為，不同供應商的小芯片接口未必兼容，需要一種能將它們粘合在一起的新方法，而有源中介層是小芯片技術的最佳選擇。?05
結語：通向下一節點的低成本路徑
? 小芯片并非完美的，如今在小芯片探索的道路上，流量擁堵、散熱、電源管理、測試等問題均是系統架構設計仍待克服的主要挑戰。? 盡管有DAPRA CHIPS、OCP ODSA等項目在著力推進小芯片接口標準化，但獨立第三方小芯片供應的商業模式何時能在芯片產業中普及，當前尚未可知。? 也許任何一種方法很難“單槍匹馬”就挽救摩爾定律，但不可否認的是，小芯片這種新興方法正在改變芯片的設計和集成策略，以更靈活的混合搭配系統方案，為芯片公司提供了遷移到下一個節點的低成本路徑。? 處于這樣一場新革命的開端，無疑是一件激動人心的事。